

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **10055135 A**(43) Date of publication of application: **24.02.98**

(51) Int. Cl. **G09C 1/00**
G09C 1/10

(21) Application number: **08211227**(22) Date of filing: **09.08.96**(71) Applicant: **FUJITSU LTD**

(72) Inventor: **KITAJIMA HIRONOBU**
FUEKI SHUNSUKE


(54) **CIPHERING/DECIPHERING DEVICE AND
METHOD USING PROGRAMMABLE LOGIC
ELEMENT/DEVICE**

(57) Abstract:

PROBLEM TO BE SOLVED: To realize a ciphering/deciphering technology which is capable of changing an algorithm flexibly in accordance with the condition of a necessary secrecy or the like and which is of high speed.

SOLUTION: When this device receives changing data, a hardware description language compiler 27 takes out a corresponding ciphering/deciphering algorithm file 24 from a database 23 to compile it by using a hardware description language library 26 generated by a hardware description language library generator 25. A configuration device 29 changes a ciphering/deciphering circuit by writing a mapping data object 28 generated in this manner to a programmable logic element/device 30. Since the constitution of the ciphering/deciphering circuit is automatically changed based on the changing data, the changing of a ciphering/deciphering algorithm is facilitated.

COPYRIGHT: (C)1998,JPO



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許公開公報番号

特開平10-55135

(43) 公開日 平成10年(1998) 2月24日

(5) InCl ⁺ G 0 9 C 1/10	識別記号 6 5 0 7269-51 7269-51	庁内整理番号 F 1 G 0 9 C 1/10	6 5 0 Z	技術表示箇所
審査請求 未請求 請求項の範囲 3 OL (全 17 頁)				


(21) 出願番号 (22) 出願日	特願平9-211227 平成 8 年(1996) 8 月 9 日	(71) 出願人 富士通株式会社 神奈川県川崎市中原区上小田中 4 丁目 1 番 1 号 (72) 発明者 北島 弘伸 神奈川県川崎市中原区上小田中 4 丁目 1 番 1 号 (73) 発明者 鈴木 俊介 神奈川県川崎市中原区上小田中 4 丁目 1 番 1 号 (74) 代理人 弁護士 大野 義之 (外 1 名)
-----------------------	-------------------------------------	---

(54) 発明の名称 プログラム的な論理素子/回路を用いた暗号化/復号化装置および方法

(57) 要約

【課題】 必要な暗号化などの条件に応じて、フレキシブルにアルゴリズムを変更することが可能で、かつ、高速な暗号化/復号化技術を実現することが課題である。

【解決手段】 変更データを取得すると、ハードウェア記述言語コンパイラ 27 は、対応する暗号化/復号化アルゴリズム 24 をデータベース 23 から取り出し、ハードウェア記述言語ライブラリ生成装置 25 が生成したハードウェア記述言語ライブラリ 26 を用いて、それをコンパイルする。コンパイラエミュレーション装置 29 は、こうして生成されたハードウェア記述言語 28 を、暗号化/復号化回路を変更する。変更データをもとにして、暗号化/復号化回路の構成が自動的に変更されるので、暗号化/復号化アルゴリズムの変更が容易になる。



【特許請求の範囲】

【請求項 1】 少なくとも 1 つ以上のプログラムな論理素子を含み、該プログラムな論理素子を用いて、与えられた暗号化の仕様に付随する暗号化回路を生成する回路手段と、

前記暗号化の仕様を変更するための変更データを組み込み、該変更データに基づいて、前記暗号化回路を自動的に変更する変更手段とを備えることを特徴とする暗号化装置。

【請求項 2】 前記変更手段は、前記暗号化回路の構成を表すハードウェア記述言語を前記プログラムな論理素子に書き込むコンパイラエミュレーション手段を含み、既存のハードウェア記述言語と前記変更データとを比較し、前記暗号化回路を変更することを特徴とする暗号化装置。

【請求項 3】 前記変更手段は、ハードウェア記述言語により記述されたライブラリをコンパイルして、前記暗号化回路の構成を表すハードウェア記述言語を生成するコンパイラ手段と、該ハードウェア記述言語を前記プログラムな論理素子に書き込むコンパイラエミュレーション手段とを含み、既存のライブラリと前記変更データとを比較し、前記暗号化回路を変更することを特徴とする暗号化装置。

【請求項 4】 前記変更手段は、あらかじめ決められた暗号化のアルゴリズムを記述した暗号化アルゴリズムプログラムを記憶するデータベース手段と、ハードウェア記述言語により記述されたライブラリをコンパイルして、前記暗号化回路の構成を表すハードウェア記述言語を生成するコンパイラ手段と、該ハードウェア記述言語を前記プログラムな論理素子に書き込むコンパイラエミュレーション手段とを含み、外部から前記変更データとして与えられた暗号化データに基づいて、対応する暗号化アルゴリズムプログラムを検索し、該対応する暗号化アルゴリズムプログラムに記述されたライブラリを用いて、前記暗号化回路を変更することを特徴とする暗号化装置。

【請求項 5】 前記変更手段は、前記暗号化回路の構成を表すハードウェア記述言語を変更することを特徴とする暗号化装置。

【請求項 6】 前記暗号化回路の構成を表すハードウェア記述言語を前記プログラムな論理素子に書き込むコンパイラエミュレーション手段と、外部から前記変更データとして与えられた暗号化データに基づいて、対応する暗号化アルゴリズムプログラムを検索し、該対応する暗号化アルゴリズムプログラムに記述されたライブラリを用いて、前記暗号化回路を変更することを特徴とする暗号化装置。

【請求項 7】 前記変更手段は、前記暗号化回路の構成を表すハードウェア記述言語を変更することを特徴とする暗号化装置。

【請求項 8】 前記変更手段は、外部からの要求に基づいて、前記暗号化の仕様を更新することを特徴とする暗号化装置。

【請求項 9】 前記変更手段は、該暗号化データの暗号化程度、該暗号化データの暗号化速度、および該暗号化データの暗号化に要する処理時間のうち、少なくとも 1 つに基いて、前記暗号化の仕様を変更することを特徴とする暗号化装置。

【請求項 10】 少なくとも 1 つ以上のプログラムな論理素子を含み、該プログラムな論理素子を用いて、与えられた暗号化の仕様に付随する暗号化回路を生成する回路手段と、

前記暗号化の仕様を変更するための変更データを組み込み、該変更データに基づいて、前記暗号化回路を自動的に変更する変更手段とを備えることを特徴とする暗号化装置。

【請求項 11】 前記変更手段は、前記暗号化回路の構成を表すハードウェア記述言語を前記プログラムな論理素子に書き込むコンパイラエミュレーション手段を含み、既存のハードウェア記述言語と前記変更データとを比較し、前記暗号化回路を変更することを特徴とする暗号化装置。

【請求項 12】 前記変更手段は、ハードウェア記述言語により記述されたライブラリをコンパイルして、前記暗号化回路の構成を表すハードウェア記述言語を生成するコンパイラ手段と、該ハードウェア記述言語を前記プログラムな論理素子に書き込むコンパイラエミュレーション手段とを含み、既存のライブラリと前記変更データとを比較し、前記暗号化回路を変更することを特徴とする暗号化装置。

【請求項 13】 前記変更手段は、あらかじめ決められた暗号化のアルゴリズムを記述した暗号化アルゴリズムプログラムを記憶するデータベース手段と、ハードウェア記述言語により記述されたライブラリをコンパイルして、前記暗号化回路の構成を表すハードウェア記述言語を生成するコンパイラ手段と、該ハードウェア記述言語を前記プログラムな論理素子に書き込むコンパイラエミュレーション手段とを含み、外部から前記変更データとして与えられた暗号化データに基づいて、対応する暗号化アルゴリズムプログラムを検索し、該対応する暗号化アルゴリズムプログラムに記述されたライブラリを用いて、前記暗号化回路を変更することを特徴とする暗号化装置。

【請求項 14】 前記変更手段は、前記暗号化回路の構成を表すハードウェア記述言語を変更することを特徴とする暗号化装置。

【請求項 15】 前記暗号化回路の構成を表すハードウェア記述言語を変更することを特徴とする暗号化装置。

【請求項 16】 前記暗号化回路の構成を表すハードウェア記述言語を変更することを特徴とする暗号化装置。

【請求項 17】 前記暗号化回路の構成を表すハードウェア記述言語を変更することを特徴とする暗号化装置。

ついで前記復号化回路を変更することを特徴とする請求項14記載の復号化装置。

【請求項16】 前記変更手段は、前記復号化の仕様を定期的に変更することを特徴とする請求項10記載の復号化装置。

【請求項17】 前記変更手段は、外部からの要請に基づいて、前記復号化の仕様を変更することを特徴とする請求項10記載の復号化装置。

【請求項18】 前記変更手段は、該復号化データの通信経路、該復号化データの周波数、および該復号化データに対して要求される処理速度のうち、少なくとも1つに応じて、前記復号化の仕様を変更することを特徴とする請求項10記載の復号化装置。

【請求項19】 少なくとも1つ以上のプログラムを実行する装置を含み、該装置を用いて、与えられた仕様に基いて、前記復号化の仕様を生成する回路手段と、前記回路の仕様を変更するための変更データであって、該復号化の仕様のいれか一方の仕様を該変更データを含み、該変更データに基づいて、前記回路を自動的に変更する変更手段とを備えることを特徴とする請求項10記載の復号化装置。

【請求項20】 通信ネットワークを介して前記復号化されたデータをやり取りする通信システムのための前記処理システムであって、

少なくとも1つ以上のプログラムを実行する装置を含み、与えられた仕様に基いて、前記復号化回路を生成する回路手段と、

前記復号化の仕様を変更するための前記変更データを生成する回路手段と、

前記復号化の仕様を変更するための復号化変更データを生成する回路手段と、

前記復号化の仕様を生成する回路手段と、

前記復号化の仕様を生成する回路手段と、

前記復号化の仕様を生成する回路手段と、

前記復号化の仕様を生成する回路手段と、

前記復号化の仕様を生成する回路手段と、

【請求項23】 少なくとも1つ以上のプログラム

を実行する装置を用いて、与えられた仕様に基いて、前記復号化の仕様を変更するための変更データであって、前記復号化の仕様のいれか一方の仕様を該変更データを含み、該変更データに基づいて、前記回路を自動的に変更することを特徴とする請求項10記載の復号化装置。

【請求項24】 前記復号化の仕様を生成する回路手段と、前記復号化の仕様を変更するための前記変更データを生成する回路手段と、

【請求項25】 前記復号化の仕様を生成する回路手段と、

【請求項26】 前記復号化の仕様を生成する回路手段と、

【請求項27】 前記復号化の仕様を生成する回路手段と、

【請求項28】 前記復号化の仕様を生成する回路手段と、

【請求項29】 前記復号化の仕様を生成する回路手段と、

【請求項30】 前記復号化の仕様を生成する回路手段と、

【請求項31】 前記復号化の仕様を生成する回路手段と、

【請求項32】 前記復号化の仕様を生成する回路手段と、

【請求項33】 前記復号化の仕様を生成する回路手段と、

【請求項34】 前記復号化の仕様を生成する回路手段と、

【請求項35】 前記復号化の仕様を生成する回路手段と、

をシフトする必要がある。

【00081】 次に、RSAの暗号化アルゴリズムは、非常に強力な公開鍵暗号化アルゴリズムであり、データの暗号化だけでなく、メッセージやユーザの署名も行うことができる。このアルゴリズムでは、公開鍵と秘密鍵の2つの暗号化鍵を使用する。公開鍵は、文書やネットワーク上のデータの形で公開され、誰でもアクセス可能な状態で直ぐに利用できるが、秘密鍵は、使用者が秘密に保管する必要がある。

【00091】 RSAの暗号化アルゴリズムは、数論的な

$$n = p \cdot q$$
$$e \cdot d \equiv 1 \pmod{(p-1)(q-1)}$$
ここで、 p と q は素数である。(2)式は、法 $(p-1)(q-1)$ の下での合同式 (congruence) であって、 $e \cdot d \equiv 1 \pmod{(p-1)(q-1)}$ を法として合同であることを表している。言い換えれば、 $e \cdot d - 1$ は、 $(p-1)(q-1)$ で割り切れるということである。

$$C \equiv M^e \pmod{n}$$
$$M \equiv C^d \pmod{n}$$
となる。そして、復号化9においては、暗号文 C は法 n となる。

【00121】 このようにして暗号化された暗号文 C を解読するには、秘密鍵 d の値を知る必要があるが、そのためには n を素因数分解して、素数 p と q を求めるなければならない。しかし、 n が非常に大きな数の場合、現在の計算機パワーでは、現実的な処理時間内で素因数分解を行うことができない。

【00131】

【説明が解決しようとする課題】 しかしながら、従来の暗号化/復号化技術には次のような問題がある。上述のような堅牢性の高い暗号化アルゴリズムは、ビット長の比較的長い暗号化鍵を用いて複雑な演算を行うため、一般的に処理速度が遅く、ソフトウェアでの実装は小規模データの処理などに用いやすいが、特に、ネットワークで送られるデータ処理速度が重要で、通信しながら暗号化/復号化を行うようなリアルタイム処理には、ほとんど実用にならない。

【00141】 そこで、暗号化アルゴリズムをハードウェア的に実現したチップがすでに販売されているが、使用可能な暗号化アルゴリズムや暗号化鍵のビット長などが限定されており、実用上のフレキシビリティに欠けていて、

【00151】 特に、DESのプログラマブル長や、RSAの暗号化鍵のビット長などは、暗号化アルゴリズムの堅牢性に強く関係している。これらが小さすぎると、巧みな手法や強力な計算機の活用により、暗号が破られる可能性が高くなる。したがって、セキュリティを確保するためには、秘密の程度やその時代の計算機パワーに合わせて、充分な安定値を採用する必要がある。

【00161】 本発明の課題は、必要と秘密度などの条件に応じて、フレキシブルにアルゴリズムを変更すること

演算を暗号化や復号化に用いており、巨大な素数の素因数分解が非常に困難であることを、暗号の堅牢性の基礎に置いている。

【00101】 図17は、公開鍵で暗号化したデータを秘密鍵で復号化する場合のRSAの暗号化/復号化アルゴリズムの概要を示している。図17において、暗号化8で用いられる暗号化鍵 (e, n) は、公開された特定の素数 e と n の組であり、復号化9で用いられる復号化鍵 (d, n) は、同じ n と非公開の素数 d の組である。これらの数は、本式に基づいて決められる。

(1)
(2)
近いに等しい。
【00111】 まず、暗号化8において、平文 M は法 n の下で乗され、暗号文 C に変換される。すなわち、

(3)
(4)
の下で d 乗されて、平文 M に戻される。すなわち、

が可能で、かつ、高速な暗号化/復号化処理および暗号化/復号化方法を提供することである。

【課題を解決するための手段】 図1は、本発明の暗号化/復号化装置の原理図である。図1の暗号化/復号化装置は、回路手段11および変更手段12を備える。

【00181】 回路手段11は、少なくとも1つ以上のプログラムを実行する装置113を含み、与えられた暗号化/復号化の仕様を生成する回路手段と、

【00191】 変更手段12は、上記暗号化/復号化の仕様を変更するための変更データを生成する回路手段と、

【00201】 プログラムを実行する装置113としては、例えばFPGA (field programmable array) が用いられ、回路手段11は、プログラマブル論理素子113の仕様を、その内部構成を柔軟にプログラムして、暗号化/復号化の仕様を生成する。

【00211】 変更手段12は、コンフィギュレーションデータなどの形で与えられる上記変更データを生成する回路手段と、

【00221】 暗号化/復号化回路を生成する回路手段と、

【00231】 このような暗号化/復号化装置によれば、

暗号化/復号化回路の内部構成が可変であるため、データの暗号化や復号化などに応じて、暗号化/復号化回路の仕立てをダイナミックに変更することが可能になる。また、その変更は、与えられた変更データをもとにして、自動的に行われる。

[0024] また、変更手段12にマッピングデータがプログラムを自動生成する機能を持たせれば、暗号化/復号化回路の内部構成などを変更データとして指定するだけで、暗号化/復号化回路の仕様を自動的に変更することも可能である。

[0025] したがって、特に回路設計の知識を持たないユーザであっても、簡単に暗号化/復号化回路を実現することができ、フレキシビリティに富んだ回路が実現される。さらに、暗号化/復号化の動作自体はハードウェアにより実行されるので、ソフトウェアによる処理に比べてはるかに高速である。

[0026] 例えば、図1の回路手段11は、実施形態の図2におけるプログラマブル論理素子/装置30およびその周辺回路(不図示)に接続し、変更手段12は、ホストCPU(中央処理装置)21、ハードウェア記述言語ライブラリ生成装置25、ハードウェア記述言語コンパイラ27、およびコンパイラエミュレーション装置29に接続する。

[0027] 【前面の形態】 以下、図面を参照しながら、本発明の形態を詳細に説明する。本発明の暗号化/復号化装置では、主としてFPGAのようなプログラマブル論理素子/装置を用いて、暗号化/復号化回路の内部構成を構築する。ここで、論理素子とは1つの半導体チップを意味し、論理装置とは2つ以上の半導体チップを含むような基板や装置を意味する。また、プログラマブル論理素子/装置とは、ユーザ自身が書き込み膜(フラッシュメモリー)と設計ソフトウェアを用いて、短時間で試作できるような論理装置/装置である。

[0028] 本発明では、FPGA以外に、FPGAの1/10程度の回路規模を持つPLD (programmable logic device)、PLA (programmable logic array)、ASIC (application specific integrated circuit) など、任意のプログラマブル論理素子/装置を用いることができる。

[0029] プログラマブル論理素子/装置は、ユーザ自身が内部の論理を構成/変更できるため、実現される暗号化/復号化回路の仕様(サブタイプ)は、既存のサブタイプ、ビット数、ビット率、自動生成などの方法によりダイナミックに変更可能となる。このため、データの暗号化/復号化に応じて、ユーザが暗号化/復号化装置をカスタマイズすることができ、

[0030] このようなシステムを採用することにより、従来のアルゴリズムや復号のプログラムや複数の鍵のビット長に対して、ダイナミックに対応可能な暗号化

/復号化装置が実現される。また、その装置本体はハードウェア的に実現されているので、暗号化/復号化の実行においては、大規模データの処理やリアルタイム処理にも十分な効率が確保できる。

[0031] 図2は、このような暗号化/復号化装置の構成を示している。図2の暗号化/復号化装置は、ホストCPU21、データベース23、ハードウェア記述言語ライブラリ生成装置25、ハードウェア記述言語コンパイラ27、コンパイラエミュレーション装置29、プログラマブル論理素子/装置30、およびこれらの各装置を結合するバス20を備え、動作モードとしてコンパイラエミュレーションモードと実行モードを持っている。

[0032] コンパイラエミュレーションモードにおいて、ユーザから特定の暗号化/復号化回路の作成を指示されると、ハードウェア記述言語コンパイラ27は、まず対応する暗号化/復号化アルゴリズムをハードウェア記述言語で記述した暗号化/復号化アルゴリズムファイル24を、データベース23から取り出す。暗号化/復号化回路作成の指示は、外部装置またはネットワーク22からも受け付けることができる。

[0033] ここで、ハードウェア記述言語(HDL: hardware description language)とは、プログラマブル論理素子/装置30の内部構成を記述するための言語で、VHDL (VHSIC-HDL: very high-speed integrated circuit hardware description language)や、それを改良したVerilog-HDLなどがある。例えば、プログラマブル論理素子/装置30のピン番号やフロッグアウト(フロッグ)などが、ハードウェア記述言語により記述される。

[0034] 次に、ハードウェア記述言語コンパイラ27は、ハードウェア記述言語ライブラリ生成装置25が生成したハードウェア記述言語ライブラリ26を用いて、暗号化/復号化アルゴリズムファイル24をコンパイルし、マッピングデータ生成装置28を生成する。

[0035] マッピングデータ生成装置28は、バイナリデータのビット列から成り、プログラマブル論理素子/装置30の内部のゲート配置や配線などを表す。FPGAを用いた場合、そのマッピングデータに適合した形式のバイナリデータが用いられ、それがFPGAにダウンロードされると、特定の機能が設定される。

[0036] コンパイラエミュレーション装置29は、マッピングデータ生成装置28が生成したマッピングデータ/装置30に書き込み、暗号化/復号化回路を形成し、ユーザの指示に対応する特定の暗号化/復号化回路を作成する。

[0037] 本実施形態において、ハードウェア記述言語ライブラリ生成装置25、ハードウェア記述言語コンパイラ27、およびコンパイラエミュレーション装置29の各機能は、ホストCPU21が実行するプログラムに

より実現される。

[0038] 図3は、図2の暗号化/復号化装置を実現する内部処理の構成図である。図3の内部処理装置は、CPU31、メモリ32、入力装置33、出力装置34、外部記憶装置35、媒体制御装置36、ネットワーク接続装置37を備え、それらの各装置はバス38により互いに結合されている。

[0039] CPU31はホストCPU21に接続し、メモリ32に格納されたプログラムを実行して、ハードウェア記述言語ライブラリ生成装置25、ハードウェア記述言語コンパイラ27、およびコンパイラエミュレーション装置29の各機能を実現する。メモリ32としては、例えばROM (read only memory)、RAM (random access memory) などを用いられる。

[0040] 入力装置33は、例えばキーボード、ポインティングデバイスなどに相当し、ユーザからの指示の入力に用いられる。また、出力装置34は、表示装置やプリンタなどに相当し、メッセージや処理結果などの出力に用いられる。

[0041] 外部記憶装置35は、例えば、磁気ディスク装置、光ディスク装置、光磁気ディスク装置などであり、プログラムやデータを保存することができる。また、暗号化/復号化アルゴリズムファイル24、ハードウェア記述言語ライブラリ26、マッピングデータ生成装置28など28などを保存するデータベース23としても使用される。

[0042] 媒体駆動装置36は、可搬記憶媒体39を駆動し、その記憶内容にアクセスすることができる。可搬記憶媒体39としては、メモリーカード、フロッピーディスク、CD-ROM (compact disc read only memory)、光ディスク、光磁気ディスクなど、任意の記録媒体を読み出し可能記憶媒体を使用することができる。この可搬記憶媒体39には、データのほかに、図2の暗号化/復号化装置の処理を行うプログラムが格納される。

[0043] ネットワーク接続装置37は、LAN (local area network) などの任意の通信ネットワークに接続され、通信に伴うデータ変換等を行う。暗号化/復号化装置は、ネットワーク接続装置37を介して、外部の暗号化装置などからデータやプログラムを受け取ることができる。

[0044] 例えば、DESの暗号化/復号化アルゴリズムを実装する場合、基本ロジックのハードウェア記述言語ライブラリ26として、16/32/64ビット加算器、16/32/64ビット減算器、8/16/32/64/128ビット左右シフトレジスタ、16/32/64/128ビットインクリメントカウンタ、16/32/64/128ビットデクリメントカウンタ、16/32/64ビットDES関数発生器、クロック回路、論理和回路、および論理積回路があらかじめ生成され、データ

ベース23に保存される。

[0045] 一例として、16ビットインクリメントカウンタをVerilog-HDLで記述すると、図4のようなになる。図4のハードウェア記述言語ライブラリ26では、クロックの立ち上がりでカウンタ値がインクリメントされること記述されている。

[0046] また、RSAの暗号化/復号化アルゴリズムを実装する場合、基本ロジックのハードウェア記述言語ライブラリ26として、16/32/64/128ビット乗算器、16/32/64ビット加算器、16/32/64ビット減算器、8/16/32/64/128ビットレジスタ、16/32/64/128ビットインクリメントカウンタ、16/32/64/128ビットデクリメントカウンタ、クロック回路、論理積回路、および論理和回路があらかじめ生成され、データベース23に保存される。

[0047] 図2の暗号化/復号化装置にコンパイラエミュレーションの指示を与える際、暗号化/復号化アルゴリズムの種類、暗号化/復号化鍵のビット長などの設定データを、コンパイル形式で指定する必要がある。

[0048] 例えば、RSAの暗号化の場合、アルゴリズムの種類としてRSAが指定され、暗号化鍵(e、n)のビット長および暗号化鍵の値が指定される。Verilog-HDLによる記述では、配線レベルのピン番号の指定が必須として必要になるので、ホストCPU21は、この値を設定データから生成して、暗号化アルゴリズムファイル24中のコードに埋め込む。

[0049] 図5は、ビット幅の値が埋め込まれた暗号化アルゴリズムファイル24の例を示している。図5のファイルにおいて、行L1、L2、L3の位置に、それぞれ、平文Mと暗号文Cのビット幅b1=15、暗号化鍵のビット幅b2=7、暗号化鍵nのビット幅b3=63が記述されている。

[0050] ハードウェア記述言語コンパイラ27は、このような配線情報に基づいて選択したハードウェア記述言語ライブラリ26を、暗号化アルゴリズムファイル24の位置に埋め込んで合成して、マッピングデータ生成装置28を生成する。

[0051] 次に、図6を参照しながら、コンパイラエミュレーションモードにおける暗号化/復号化回路の作成処理のフローを説明する。図6は、外部から与えられた設定データに基づいて、主としてRSAの暗号化回路を作成する場合のフローチャートであるが、他の暗号化/復号化回路作成の場合も基本的に同様である。

[0052] 図6において処理が開始されると、ハードウェア記述言語コンパイラ27は、まず指定された暗号化アルゴリズムの種類と、暗号化鍵のビット長と、暗号化鍵の値とを指定データとして設定し(ステップS1、S2、S3)、ハードウェア記述言語で記述された対応する暗号化アルゴリズムファイル24を、データベ

ース23から自動的に検出する(ステップS4)。そして、検出した暗号化アルゴリズム24の復号コードに、設定データの具体値を入力する(ステップS5)。

[0053] 次に、ハードウェア記述言語ライブラリ26を利用して、暗号化アルゴリズム24をコンパイルする(ステップS6)。これにより、プログラマブル論理素子/装置30の内部の配線や配線が最適化され、設定データにより指定された特定の暗号化回路のビットパターンが生成される(ステップS7)。

[0054] 次に、コンパイルエミュレーション装置29は、プログラマブル論理素子/装置30の周辺回路(不図示)のタイミング信号を発生させ(ステップS8)、プログラマブル論理素子/装置30にビットパターンが生成された28をダウンロードする。こうして、プログラマブル論理素子/装置30の配線や配線が作成される(ステップS9)。処理が終了する。

[0055] このように、コンパイルエミュレーション装置において、簡単に設定データを指定するだけで、プログラマブル論理素子/装置30のプログラミングが自動的に行われるため、設計能力のないユーザでも暗号化/復号化回路を作成することができ、また、設計者にとっても、設計ソフトウェアを用いて回路全体を設計する必要がなく、より短時間で暗号化/復号化回路を作成することができ。

[0056] 図6の処理では、外部から与えられた設定データに基づいて暗号化/復号化回路の仕様を自動生成しているが、他の方法で仕様を決定してもよい。例えば、暗号化回路のビット長などの具体値が既に決められた暗号化/復号化アルゴリズム24を保存しておき、それに基づいてコンパイルを行ってもよい。

[0057] また、暗号化/復号化アルゴリズム24を利用せずに、ステップ23に保存されている既存のハードウェア記述言語ライブラリ26をコンパイルするだけで仕様を決定したり、既存のビットパターンが生成された28を直接ダウンロードして仕様を変更したりすることもできる。さらに、ネットワーク経由で送受信するビットパターン28を用いて、暗号化/復号化回路の仕様を変更することも可能である。

[0058] 設定データ、暗号化/復号化アルゴリズム24、ハードウェア記述言語ライブラリ26、プログラマブル論理素子/装置30の内部の配線や配線が最適化され、設定データにより指定された特定の暗号化回路のビットパターンが生成される(ステップS7)。

[0059] 一方、実行フェーズにおいては、図7に示すように、コンパイルエミュレーション装置29がプログラマブル論理素子/装置30は、ホストCPU21またはネットワーク40から半文/暗号文を受け取り、その暗号化

/復号化を行う。そして、得られた暗号文/平文は、ホストCPU21またはネットワーク40に出力される。

[0060] プログラマブル論理素子/装置30は、ネットワーク40との間のデータの出入力、TCP/IP P (transmission control protocol/internet protocol) などのプロトコルにより、直接またはホストCPU21経由で行うことができる。直接データの出入力を行う場合は、プログラマブル論理素子/装置30は、TCP/IP P制御用のハードウェア(不図示)を介して、ネットワーク40と接続される。

[0061] 図7のプログラマブル論理素子/装置30は、設定データの仕様と適合する平文/暗号文を暗号化/復号化するハードウェア回路であり、ソフトウェアを利用した暗号化/復号化処理に比べて、はるかに高速に暗号化/復号化を実行する。このため、ネットワーク40との間でやり取りされるデータのリアルタイム処理に適している。

[0062] 次に、図8から図11までを参照しながら、プログラマブル論理素子/装置30を用いて作成される暗号化/復号化回路の構成を説明する。図8および図9は、DESの暗号化回路の例を示している。図8は、暗号化のタイミント発生と平文の変換を行う回路部分を示しており、図9は、暗号化後の変換を行う回路部分を示している。

[0063] コンパイルエミュレーション装置では、まず入力/出力のエンリフとして、図8に示されるように、入力文字データ R_n と L_n を格納するレジスタ41と42、および暗号化の繰り返し回数 n を指定するレジスタ43が生成される。また、処理の開始と停止を通知するSTART/STOP信号を格納するレジスタ47、処理の終了を通知するEND信号を通知するレジスタ48、およびDESの暗号化が完了した文字データを格納するレジスタ45、46も生成される。

[0064] 一方、内部回路としては、DESの暗号化アルゴリズムを実現するために、 m 個の暗号化鍵 K_1, K_2, \dots, K_m が設定されるレジスタ43-1、43-2、 \dots 、43- m 、DES暗号化回路44-1、44-2、 \dots 、44- m 、クロック回路50、減算カウンタ51、およびR回路52が定義される。

[0065] また、図9に示されるように、暗号化鍵に一致する乱数を発生する乱数発生器53、絶対値を行うためのビット圧縮回路54、巡回シフトを行うためのビットシフト回路55-1、55-2、 \dots 、55- m 、56-1、56-2、 \dots 、56- m 、およびシフト後の暗号化鍵を格納するレジスタ57-1、57-2、 \dots 、57- m も定義される。

[0066] 実行フェーズでは、繰り返し回数 n をレジスタ49に設定し、入力文字データ R_n と L_n をレジスタ41と42に設定し、START/STOP信号をSTARTにすると、クロック回路50によりクロック信号が発生し、減算カウンタ51、DES暗号化回路44-1、乱数発生器53、ビット圧縮回路54、ビットシフト回路55-1、55-2、 \dots 、55- m 、56-1、56-2、 \dots 、56- m にクロック信号が伝わる。

[0067] 減算カウンタ51は、繰り返し回数 n だけ減算して0を出力し、OR回路52の出力するHOLD信号は1から0になる。これにより、クロック回路50と減算カウンタ51は停止する。

[0068] ビット圧縮回路54は、乱数発生器53が発生する乱数のビット長を削減し、ビットシフト回路55-1、56-1は、クロック信号に同期して、圧縮された乱数をシフトし、レジスタ57-1に出力する。また、DES暗号化回路44-1は、クロック信号に同期して、逆変換を行う構造により、暗号化鍵 K_n を用いた逆変換の計算を行い、クロック信号の後に暗号化が完了した文字データをレジスタ45、46に出力する。

[0069] DESの暗号化回路は、構成としては図8および図9の暗号化回路と同様であり、暗号化が完了した文字データを入力として、平文の文字データを出力する。図10は、RSAの暗号化回路の例を示している。RSAによる暗号化のコンパイルエミュレーション装置では、まず入力/出力のエンリフとして、公開暗号化鍵 e を格納するレジスタ61と、公開暗号化鍵 d を格納するレジスタ62と、入力としての平文 M を格納するレジスタ63が生成される。

[0070] 実行フェーズでは、暗号化鍵 e をレジスタ61へ、暗号化鍵 d をレジスタ62へシフトし、平文 M をレジスタ63に設定し、START/STOP信号をSTARTにすると、クロック回路66によりクロック信号が発生し、減算カウンタ67、乗算器69、剰余器70にクロックが伝わる。

[0071] 減算カウンタ67は、暗号化鍵 e の値だけ減算して0を出力し、OR回路68の出力するHOLD信号は1から0になる。これにより、クロック回路66と減算カウンタ67は停止する。減算カウンタ67は、最大値まで減算されるようになっている。

[0072] 乗算器69と剰余器70は、クロック信号に同期して、(3)式に相当する一連の計算を行う。

(3) 式の右辺の $M^e \pmod{n}$ は、 M^e を n で除算したときの剰余と解釈することができる。これは次のような展開式により求めることができる。

$$\begin{aligned} M^e &= 1 \\ M^e &= M \pmod{n} \\ M^2 &= M^1 \cdot M \pmod{n} \\ &\vdots \\ M^{e-1} &= M^{e-2} \cdot M \pmod{n} \\ M^e &= M^{e-1} \cdot M \pmod{n} \end{aligned}$$

(5) 式の右辺はすべて、法 n による剰余の剰余を求めている。図10の乗算器69と剰余器70は、HOLD信号が0になるまで(5)式に基づいて計算を実行し、最終的に $M^e \pmod{n}$ を出力する。こうして、暗号文 C が生成される。

[0074] また、RSAによる暗号化のコンパイルエミュレーション装置では、図11のような暗号化回路が構成される。図11の回路は、図10の暗号化回路と同様の構成であるが、暗号化鍵 e 、 n と平文 M の代わりに、復号化鍵 d 、 n と暗号文 C がそれぞれレジスタ61、62、63に出力されることになる。また、レジスタ71からは、暗号文 C の代わりに、平文 M が出力される。実行フェーズにおける復号化回路の動作は、図10の暗号化回路と同様である。

[0075] 次に、図12から図15までを参照しながら、本発明の暗号化/復号化装置の適用例について説明する。図12は、暗号化/復号化装置の仕様を定期的に更新する方法を示している。図12において、プログラマブル論理素子/装置30は、ネットワーク40を介し

て、更新後のコンピュタ81と接続されている。ノート82、83は、ネットワーク40上に接続された中継コンピュタや中継器などである。

[0076] コンピュタ81はタイマを用いて時間を計測し、一定時間毎に、設定データの変更指示をホストCPU21に送信する。これにより、ホストCPU21は、設定データを変更して、コンパイルエミュレーションを再度実行し、暗号化/復号化回路の仕様を更新する。このとき、例えばアルゴリズムや鍵が更新される。更新後のコンピュタ81の代わりに、ホストCPU21や他のコンピュタ81のCPUで、時間を計測してもよい。

[0077] このようなシステムにより、一定時間毎に暗号化/復号化装置の仕様を更新することができ、暗号化/復号化装置の仕様を定期的に更新する。図13は、図12のシステム構成において、暗号化/復号化装置の仕様を定期的に更新する方法を示している。図13において、ホストCPU21からの更新要求が定期的に更新される。図13に示されるように、コンピュタ81による接続許可の返答時に、設定データの変更が指示する。

て、更新後のコンピュタ81と接続されている。ノート82、83は、ネットワーク40上に接続された中継コンピュタや中継器などである。

[0076] コンピュタ81はタイマを用いて時間を計測し、一定時間毎に、設定データの変更指示をホストCPU21に送信する。これにより、ホストCPU21は、設定データを変更して、コンパイルエミュレーションを再度実行し、暗号化/復号化回路の仕様を更新する。このとき、例えばアルゴリズムや鍵が更新される。更新後のコンピュタ81の代わりに、ホストCPU21や他のコンピュタ81のCPUで、時間を計測してもよい。

[0077] このようなシステムにより、一定時間毎に暗号化/復号化装置の仕様を更新することができ、暗号化/復号化装置の仕様を定期的に更新する。図13は、図12のシステム構成において、暗号化/復号化装置の仕様を定期的に更新する方法を示している。図13において、ホストCPU21からの更新要求が定期的に更新される。図13に示されるように、コンピュタ81による接続許可の返答時に、設定データの変更が指示する。

【0070】このようなシステムにより、符号化/復号化装置の仕様を、外部から変更することができるようになる。図14は、符号化/復号化装置の仕様を制御するデータの例として、より具体的な方法を示している。図14において、プロパティ「論理型文字/符号301は、ビットワード400を示して、遠隔地のコンピュータ85、87、89、1と結ばれている。ワード84、85、6、88、90、92は、ビットワード400上に設けられた中継コンピュータ44の機能などである。

【0080】ここでは、ホストCPU21は、コンビュータ85との通信にRSAアルゴリズムと暗号化鍵 e_1 を使用し、コンビュータ87との通信にDESTERアルゴリズムと暗号化鍵 e_1 を使用し、コンビュータ89との通信にRSAアルゴリズムと暗号化鍵 e_2 を使用し、コンビュータ91との通信にDESTERアルゴリズムと暗号化鍵 e_2 を使用している。

【00082】図15は、暗号化/復号化装置の構成を、必要とされる処理速度に応じて変更する方法を示している。図15において、プログラマブル管理素子/装置30、30'は、ネットワーク40を介して、送受信コントローラ93と結ばれている。ノード94、95、96は、ネットワーク40上には接続されなかったコントローラや中継器などである。プログラマブル管理素子/装置30にはホストCPU21が接続され、プログラマブル管理素子/装置30'にはホストCPU21'が接続されている。

【0084】また、図12から図15までのシステムにおいて、暗号化/復号化装置の仕様を変更するために必要な変更データを暗号化して、送附地のコンピュータ81、85、87、89、91からホストCPU21、22に送付することもできる。

【000877】 本発明によれば、高速かつフレキシブルな暗号化/復号化装置が実現される。これにより、大規模なデータベースの暗号化、復号化装置やリアルタイムの暗号化/復号化装置を、機密の度合いや用途に応じてエンベデッドユーザがカスタマイズしたり、自動生成したりすることが可能になる。

- 【図2】 実線は対応における暗号化/復号に任意の暗鍵既用である。
- 【図3】 情報処理装置の構成図である。
- 【図4】 ライブラリの値を示す図である。
- 【図5】 暗号化プログラムとライブラリの関を示す図である。
- 【図6】 コンパイルエンジンにおける処理のフローチャートである。
- 【図7】 実行プロセスを示す図である。
- 【図8】 DESの暗号化回路を示す図（その1）である。

る。
 【図15】処理時間に応じた仕様の変更方法を示す図である。
 【図16】DESのアルゴリズムを示す図である。
 【図17】BSAのアルゴリズムを示す図である。


【圖 3】

【例4】

[17]

図 1 ライブラリの例を示す図



RSAの仕組みを示す図



【図1】

暗号化アルゴリズムの例を示す図

【図5】




本発明の原理図

【図2】

暗号化/復号化装置の構成図

【図2】



DESのアルゴリズムを示す図

[図16]

